Обеспечение тестируемости задержек путей при синтезе схем покрытием BDD-графов / А. Ю. Матросова, Д. В. Кудин, Е. А. Николаева, Е. В. Румянцева // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2013. № 2. С. 130-139. URL: http://vital.lib.tsu.ru/vital/access/manager/Repository/vtls:000457131