E-catalog        

Библиогр.: 9 назв.

Ограниченный доступ

С увеличением быстродействия интегральных схем и ростом уровня их интеграции возможно возникновение непредусмотренных емкостей, индуктивностей и т.д., приводящих к снижению расчетного быстродействия схемы. Эти дефекты не удается купировать физическими методами. Одним из основных средств анализа таких ситуаций является тестирование схем в рамках логических моделей неисправностей задержек путей. В данной работе исследуются возможности улучшения качества тестовых последовательностей, обнаруживающих неисправности задержек путей, связанные с использованием ROBDD(Reduced Ordered Binary Decision Diagrams)- графов, компактно представляющих все пары тестовых наборов для пути в схеме. Речь идет о парах соседних булевых векторов, отличающихся значением одной компоненты. Устанавливается, что использование таких ROBDD-графов позволяет существенно (более чем на 1/3) сокращать длину тестовой последовательности по сравнению с традиционными методами сканирования (ориентированными на эвристические подходы к получению тестовых пар) при одновременном улучшении качества тестирования. Под качеством тестирование здесь понимается обнаружение задержки каждого робастно тестируемого пути (полнота тестовой последовательности), снижение потребляемой при тестировании мощности и снижение пиковой потребляемой мощности для смежных наборов тестовой последовательности. Потребляемая мощность оценивается общим числом смен значений сигналов в пределах тестовой последовательности.